(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年11月4日(04.11.2004)

PCT

(10) 国際公開番号 WO 2004/095682 A1

(51) 国際特許分類7:

H02M 3/155

(21) 国際出願番号:

PCT/JP2004/004515

(22) 国際出願日:

2004年3月30日(30.03.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

2003 年4 月22 日 (22.04.2003) 特願2003-117403


(71) 出願人 (米国を除く全ての指定国について): サン ケン電気株式会社 (SANKEN ELECTRIC CO., LTD.) [JP/JP]; 〒3528666 埼玉県新座市北野3丁目6番3号 Saitama (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 鶴谷 守 (TSU-RUYA, Mamoru) [JP/JP].
- (74) 代理人: 三好秀和 (MIYOSHI, Hidekazu); 〒1050001 東京都港区虎ノ門1丁目2番3号虎ノ門第一ビル 9階 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM. DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

/続葉有/

(54) Title: POWER FACTOR IMPROVING CIRCUIT

(54) 発明の名称: 力率改善回路



10...CONTROL CIRCUIT

(57) Abstract: There are provided a series circuit that is connected between the positive and negative output terminals (P1,P2) of (57) Abstract: There are provided a series circuit that is connected between the positive and negative output terminals (P1,P2) of a full-wave rectifier circuit (B1), which rectifies the AC power supply voltage of an AC power supply (Vac1) and that comprises booster winding (5a) and a winding (5b) both wound about a booster reactor (L1), a diode (D1) and a smoothing capacitor (C1); a series circuit that is connected between the positive and negative output terminals (P1,P2) and that comprises the booster winding (5a), a ZCS reactor (L2) and a switch (Q1); a diode (D2) that is connected between the smoothing capacitor (C1) and a junction between the switch (Q1) and the ZCS reactor (L2); and a control circuit (10) that turns the switch (Q1) on and off, thereby controlling the smoothing capacitor (C1) such that it constantly exhibits a predetermined output voltage.

(57) 要約: 交流電源Vac1 の交流電源電圧を整流する全波整流回路B1の正極側出力端P1と負極側出力端P2と
の間に接続され、昇圧リアクトルL1に巻回された昇圧巻線5a及び巻き上げ巻線5bとダイオードD1と平滑コ

ンデンサC1とからなる直列回路と、

WO 2004/095682 A1



SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC,

NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

10/521477 PCT/JP2004/004515

1

明細書

力率改善回路

5 技術分野

本発明は、高効率、低ノイズ、高力率なスイッチング電源に使用する力率改善回路に関する。

背景技術

20

25

30

10 図1は、特開2000-37072号に記載された力率改善回路の回路構成図を示す。図1に示す力率改善回路において、交流電源 Vac1の交流電源電圧を整流する全波整流回路 B1の出力両端には、昇圧リアクトルし1とMOSFETからなるスイッチQ1と電流検出抵抗 Rとからなる直列回路が接続されている。スイッチQ1の両端には、ダイオードD1と平滑コンデンサC1とからなる直列回路が接続され、平滑コンデンサC1の両端には、負荷RLが接続されている。スイッチQ1は、制御回路100のPWM制御によりオン/オフするようになっている。

電流検出抵抗Rは、全波整流回路B1に流れる入力電流を検出する。

制御回路100は、誤差増幅器111、乗算器112、誤差増幅器113、

発振器 (OSC) 114、PWMコンパレータ116を有して構成される。

誤差増幅器111は、基準電圧E1が+端子に入力され、平滑コンデンサC1の電圧が-端子に入力され、平滑コンデンサC1の電圧と基準電圧E1との誤差が増幅され、誤差電圧信号を生成して乗算器112に出力する。乗算器112は、誤差増幅器111からの誤差電圧信号と全波整流回路B1の正極側出力端P1からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器113の+端子に出力する。

誤差増幅器 1 1 3 は、電流検出抵抗 R で検出した入力電流に比例した電圧が一端子に入力され、乗算器 1 1 2 からの乗算出力電圧が十端子に入力され、電流検出抵抗 R による電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号 F B として P W M コ

15

20

25

ンパレータ116に出力する。OSC114は、一定周期の三角波信号を生成する。

PWMコンパレータ116は、OSC114からの三角波信号が一端子に入力され、誤差増幅器113からのフィードバック信号FBが十端子に入力され、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチQ1のゲートに印加する。

即ち、PWMコンパレータ116は、スイッチQ1に対して、誤差増幅器113による電流検出抵抗Rの出力と乗算器112の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、交流電源電流波形が交流電源電圧波形に一致するように制御されて、力率が大幅に改善される。

次に、このように構成された力率改善回路の動作を図2に示すタイミング チャートを参照しながら説明する。なお、図2では、スイッチQ1の両端間 の電圧Q1 v、スイッチQ1に流れる電流Q1i、ダイオードD1に流れる 電流D1iを示している。

まず、時刻 t 3 1 において、スイッチQ 1 がオンし、全波整流回路 B 1 から昇圧リアクトル L 1 を介してスイッチQ 1 に電流Q 1 i が流れる。この電流は、時刻 t 3 2 まで時間の経過とともに直線的に増大していく。なお、時刻 t 3 1 から時刻 t 3 2 では、ダイオード D 1 に流れる電流 D 1 i は零になる。

次に、時刻 t 3 2 において、スイッチQ 1 は、オン状態からオフ状態に変わる。このとき、昇圧リアクトルL 1 に誘起された励磁エネルギーによりスイッチQ 1 の電圧Q 1 v が上昇する。また、時刻 t 3 2 ~時刻 t 3 3 では、スイッチQ 1 がオフであるため、スイッチQ 1 に流れる電流Q 1 i は零になる。なお、時刻 t 3 2 から時刻 t 3 3 では、L $1 \rightarrow$ D $1 \rightarrow$ C 1 で電流D 1 i が流れて、負荷 R L に電力が供給される。

しかしながら、図1に示す昇圧型の力率改善回路では、スイッチQ1のターンオン又はターンオフ時において、スイッチQ1の電圧Q1 v と電流Q1 i との重複部分が生じ、この重複部分により大きなスイッチング損失が発生する欠点があった。

また、スイッチQ1をオンした時(例えば時刻 t 3 1, t 3 3, t 3 5) には、C 1 \rightarrow D 1 \rightarrow Q 1 の経路にダイオードリカバリーによるスパイク電流 R C が流れる。また、スイッチQ1をオフした時(例えば時刻 t 3 2, t 3 4, t 3 6) には、配線のインダクタンスによるスパイク電圧 S P が発生する。

10 リカバリー時間の間は、ダイオードD1はショート状態のため、スイッチQ1の損失は増大する。また、スイッチQ1がオフ時のスパイク電圧を抑制するために抵抗及びコンデンサからなるCRアブソーバ等を追加するため、CRアブソーバによる損失も増大していた。

また、スパイク電圧及びスパイク電流は、ノイズを発生する。このノイズ を低減するためにノイズフィルタも大型化し、スイッチング電源の小型、高 効率化の妨げとなっていた。

本発明は、スイッチのゼロ電流スイッチング及びゼロ電圧スイッチングを 可能とし、小型、高効率、低ノイズ化することができる力率改善回路を提供 することにある。

20 本発明は前記課題を解決するために成されたものであり、本発明の第1の側面は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン/オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルに巻回された昇圧巻線及び巻き上げ巻線と第1ダイオードと平滑コンデンサとからなる第1直列回路と、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの昇圧巻線とゼロ電流スイッチリアクトルと前記主スイッチとからなる第2直列回路と、前記主スイッチと前記ゼロ電流スイッチリアクトルとの接続点と前記平滑コンデンサとの間に接続された第2ダイオードと、前記主スイッチをオン/オフ制御することによ

り前記平滑コンデンサの出力電圧を所定電圧に制御する制御手段とを有することを特徴とする。

また、本発明の第2の側面は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン/オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルに巻回された昇圧巻線及び巻き上げ巻線とゼロ電流スイッチリアクトルと第1ダイオードと平滑コンデンサとからなる第1直列回路と、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの昇圧巻線と前記主スイッチとからなる第2直列回路と、前記昇圧リアクトルの昇圧巻線と巻き上げ巻線との接続点及び前記主スイッチと前記平滑コンデンサとの間に接続された第2ダイオードと、前記主スイッチをオン/オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御する制御手段とを有することを特徴とする。

15

10

5

図面の簡単な説明

図1は、従来の力率改善回路を示す回路構成図である。

図 2 は、従来の力率改善回路の各部における信号のタイミングチャートである。

20 図3は、第1の実施の形態に係る力率改善回路を示す回路構成図である。 図4は、第1の実施の形態に係る力率改善回路の交流電源電圧波形と整流 出力電流波形のタイミングチャートである。

図5は、第1の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。

25 図 6 は、第 1 の実施の形態に係る力率改善回路のスイッチ Q 1 のターンオン時の各部における信号のタイミングチャートである。

図7は、第1の実施の形態に係る力率改善回路のスイッチQ1のターンオフ時の各部における信号のタイミングチャートである。

図8は、第1の実施の形態に係る力率改善回路の変形例を示す回路構成図 30 である。

20

図9は、第2の実施の形態に係る力率改善回路の各部における信号のタイ ミングチャートである。

図10は、第2の実施の形態に係る力率改善回路を示す回路構成図である。

図11は、第2の実施の形態に係る力率改善回路に設けられた昇圧リアクトルの構造図である。

図12は、第2の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。

図13は、第3の実施の形態に係る力率改善回路を示す回路構成図である。

図14A,14Bは、第3の実施の形態に係る力率改善回路に設けられた 10 昇圧リアクトルの構造図である。

図15は、第3の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。

図16は、第3の実施の形態に係る力率改善回路のスイッチQ1のターンオン時の各部における信号のタイミングチャートである。

15 図17は、第3の実施の形態に係る力率改善回路のスイッチQ1のターン オフ時の各部における信号のタイミングチャートである。

図18は、第3の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。

図19は、第4の実施の形態に係る力率改善回路を示す回路構成図である。

図20は、第3の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。

図21は、第5の実施の形態に係る力率改善回路の第1実施例を示す回路 構成図である。

図22は、第5の実施の形態に係る力率改善回路の第1実施例の交流電源 25 電圧波形とスイッチング周波数のタイミングチャートである。

図23は、図22に示すタイミングチャートのA部における100KHzのスイッチング波形を示す図である。

図24は、図22に示すタイミングチャートのB部における20KHzのスイッチング波形を示す図である。

10

15

図25は、第5の実施の形態に係る力率改善回路の第1実施例に設けられたVCOの詳細な回路構成図である。

図26は、第5の実施の形態に係る力率改善回路の第1実施例の交流電源電圧波形とヒステリシスコンパレータに入力される電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。

図27は、第5の実施の形態に係る力率改善回路の第1実施例のVCOの 特性を示す図である。

図28は、第5の実施の形態に係る力率改善回路の第1実施例のVCOの 周波数の変化に応じてPWMコンパレータのパルス周波数が変化した様子 を示す図である。

図29は、第5の実施の形態に係る力率改善回路の第2実施例の交流電源 電圧波形とヒステリシスコンパレータに入力される電圧により変化するス イッチング周波数のタイミングチャートである。

図30は、第5の実施の形態に係る力率改善回路の第3実施例のVCOの 詳細な回路構成図である。

図31は、第5の実施の形態に係る力率改善回路の第3実施例の交流電源 電圧波形とコンデンサの電圧とこの電圧により変化するスイッチング周波 数のタイミングチャートである。

図32は、第5の実施の形態に係る力率改善回路のその他の実施例を示す 20 回路構成図である。

図33は、第6の実施の形態に係る力率改善回路を示す回路構成図である。 図34は、第6の実施の形態に係る力率改善回路の動作を説明するための 図である。

図35は、第6の実施の形態に係る力率改善回路の各部における信号のタ 25 イミングチャートである。

図36は、第6の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。

発明を実施するための最良の形態

10

15

20

25

30

7

以下、本発明に係る力率改善回路の実施の形態を、図面を参照して詳細に 説明する。

(第1の実施の形態)

第1の実施の形態に係る力率改善回路は、主スイッチに直列にゼロ電流スイッチリアクトルを接続し、主スイッチをオン時に Z C S (ゼロ電流スイッチ)を行わせることにより、整流ダイオードのリカバリーによる損失を低減させ、電流の変化を緩やかにすることにより、高効率、低ノイズのスイッチング動作を行わせるものである。

図3は第1の実施の形態に係る力率改善回路の回路構成図である。図3において、全波整流回路B1は、交流電源Vac1に接続され、交流電源Vac1からの交流電源電圧を整流して正極側出力端P1及び負極側出力端P2に出力する。

全波整流回路 B 1 の正極側出力端 P 1 と負極側出力端 P 2 との間には、昇 圧リアクトル L 1 に巻回された昇圧巻線 5 a (巻数 n 1)及び巻き上げ巻線 5 b (巻数 n 2)とダイオード D 1 と平滑コンデンサ C 1 と電流検出抵抗 R (本発明の電流検出手段に対応)とからなる第 1 直列回路が接続されている。

また、全波整流回路 B 1 の正極側出力端 P 1 と負極側出力端 P 2 との間に接続され、昇圧リアクトル L 1 の昇圧巻線 5 a と Z C S リアクトル L 2 と M O S F E T からなるスイッチ Q 1 (主スイッチ)と電流検出抵抗 R とからなる第 2 直列回路が接続されている。スイッチ Q 1 と Z C S リアクトル L 2 との接続点と平滑コンデンサ C 1 との間にはダイオード D 2 が接続されている。

スイッチQ1は、制御回路10のPWM制御によりオン/オフする。ダイオードD1と平滑コンデンサC1とで整流平滑回路を構成する。平滑コンデンサC1には並列に負荷RLが接続され、平滑コンデンサC1はダイオードD1の整流電圧を平滑して直流出力を負荷RLに出力する。

電流検出抵抗 R は、全波整流回路 B 1 に流れる入力電流を検出する。制御回路 1 0 は、誤差増幅器 1 1 1、乗算器 1 1 2、誤差増幅器 1 1 3、OSC 1 1 4、PWMコンパレータ 1 1 6を有して構成され、図 1 に示す制御回路 1 0 0 の構成と同一構成であるので、ここでは、その詳細な説明は省略する。

10

15

20

25

次にこのように構成された第1の実施の形態に係る力率改善回路の動作を図4乃至図7に示すタイミングチャートを参照しながら説明する。図4は第1の実施の形態に係る力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。図5は第1の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。図6は第1の実施の形態に係る力率改善回路のスイッチQ1のターンオン時の各部における信号のタイミングチャートである。図7は第1の実施の形態に係る力率改善回路のスイッチQ1のターンオフ時の各部における信号のタイミングチャートである。

なお、図4では、交流電源電圧Vi、整流出力電流 | 0を示している。図5では、図4のA部の詳細を示している。図5乃至図7では、交流電源に流れる入力電流 | i、スイッチQ1の両端間の電圧Q1 v、スイッチQ1に流れる電流Q1 i、ダイオードD1に流れる電流D1 i、ダイオードD2に流れる電流D2 iを示している。Q1制御信号Q1 gはスイッチQ1のゲートに印加される信号を示している。

まず、時刻 t 2 (t 2 1) において、スイッチQ1をオンさせると、交流電源電圧 V i を整流した電圧により、V a c 1 \rightarrow B 1 \rightarrow 5 a \rightarrow L 2 \rightarrow Q 1 \rightarrow R \rightarrow B 1 \rightarrow V a c 1 で電流が流れる。このため、Z C S J アクトル L 2 に電圧が印加されて、時刻 t 2 1 から時刻 t 2 2 まで、スイッチQ 1 に流れる電流Q 1 i は V a c 1 / L 2 の傾きで増加する。従って、スイッチQ 1 の電流Q 1 i はゼロから始まるので、スイッチQ 1 は Z C S 動作となる。図 6 からわかるようにスイッチQ 1 がオンした後、電流が立ち上がり、Z C S 動作を達成していることがわかる。

また、時刻 t 2 1 から時刻 t 2 2 において、Z C S リアクトル L 2 の電流 が増加すると同時に、ダイオード D 1 に流れる電流 D 1 i は減少してゼロとなり、ダイオード D 1 はオフ状態となる。リカバリー時間の間には、ダイオード D 1 のリカバリーによるスパイク電流がスイッチ Q 1 に流れるが、このスパイク電流は Z C S リアクトル L 2 のインピーダンスにより制限される。図 6 に示すように、時刻 t 2 2 において、ダイオードリカバリーによるスパイク電流 R C が僅かに見られる。

15

25

リカバリー時間が終了して、ダイオードD1の逆方向が回復し、ZCSリアクトルL2の電流の増加率は減少する。入力電圧は、昇圧リアクトルL1の昇圧巻線5aの電圧が加わり、Vac $1 \rightarrow B1 \rightarrow 5$ a \rightarrow L $2 \rightarrow Q1 \rightarrow R \rightarrow B1 \rightarrow V$ ac1で電流Q1iが流れ、電流Q1iはVac1/5aの傾きで上昇する(時刻 t t 2 2 ~時刻 t 3)。

次に、時刻 t 3 (時刻 t 3 1) において、スイッチQ 1 をオフさせると、昇圧リアクトルL 1 の昇圧巻線 5 a に蓄えられたエネルギーにより、5 a \rightarrow 5 b \rightarrow D 1 \rightarrow C 1 \rightarrow R \rightarrow B 1 \rightarrow V a c 1 \rightarrow 5 a σ 、電流 D 1 i が時刻 t 3 b ら時刻 t 4 まで流れる。このため、平滑コンデンサ C 1 が充電されるとともに、負荷 R L に電力が供給される。

同様に、時刻 t 3 (時刻 t 3 1) において、ZCSJPクトルL2に蓄えられたエネルギーによりスイッチQ1の電圧Q1 v が上昇する。また、ZCSJPクトルL2に蓄えられたエネルギーにより、 $L2 \rightarrow D2 \rightarrow C1 \rightarrow R \rightarrow B1 \rightarrow Vac1 \rightarrow 5a \rightarrow L2$ で電流D2i が流れる。即ち、ダイオードD2を介してZCSJPクトルL2に蓄えられたエネルギーを負荷RLに回生する。この時のエネルギー量は、昇圧JPクトルL1の巻き上げ巻線SbCを発生する電圧とZCSJPクトルL2の電流とで決定され、昇圧巻線SbCをき上げ巻線SbCとの接続点、DSPの電流とで決定され、昇圧巻線SaCをも上げ巻線SbCの接続点、DSPので放入力に近いほど発生電圧は高くなり、短い時間で放電は終了する。

20 この放電が完了した時刻 t 3 2 において、ダイオード D 2 の電流 D 2 i が ゼロとなり、逆特性が回復した後、再び、時刻 t 4 において、スイッチ Q 1 のオンデューティを、入力交流電源電圧 V i に等しい波形となるように 制御するので、昇圧型の力率改善回路を構成できる。

このように第1の実施の形態に係る力率改善回路によれば、スイッチQ1 に直列に Z C S リアクトル L 2 を接続したので、スイッチQ 1 をオンした時 にダイオードリカバリーによるスパイク電流が流れなくなる。このため、ノイズが低減され、ノイズフィルタも小型化されるので、スイッチング電源の小型、高効率化を図ることができる。

20

25

30



また、スイッチQ1をオン時にZCSを行わせることにより、スイッチング損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図ることができる。

図8は、第1の実施の形態に係る力率改善回路のその他の実施例を示す回路構成図である。この実施例の力率改善回路は、図3に示す第1の実施の形態の力率改善回路の構成に、さらに、コンデンサCX1、ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリーによる損失(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流やスパイク電圧)を低減したことを特徴とする。

10 昇圧リアクトルL1の巻き上げ線5 b とダイオード D 1 との接続点とスイッチ Q 1 と電流検出抵抗 R との接続点との間には、コンデンサ C X 1 とダイオード D X 1 とからなる直列回路が接続されている。コンデンサ C X 1 とダイオード D X 2 が接続されている。

15 なお、その他の構成は、図3に示す第1の実施の形態に係る力率改善回路 の構成と同一であるので、同一部分には同一符号を付し、その説明は省略す る。

次にこのように構成された第1の実施の形態に係るその他の力率改善回路の動作を図9に示すタイミングチャートを参照しながら説明する。図9は、第1の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。

図9では、交流電源に流れる入力電流 li、スイッチQ1の両端間の電圧Q1v、スイッチQ1に流れる電流Q1i、ダイオードD1に流れる電流D1i、ダイオードD1に流れる電流D1i、ダイオードD2に流れる電流D2i、コンデンサCX1の両端電圧VCX1、コンデンサCX1に流れる電流CX1iを示している。Q1制御信号Q1gはスイッチQ1のゲートに印加される信号を示している。

まず、時刻 t 2 において、スイッチQ 1 をオンさせると、交流電源電圧 V i を整流した電圧により、V a c $1 \rightarrow B$ $1 \rightarrow 5$ a \rightarrow L $2 \rightarrow$ Q $1 \rightarrow$ R \rightarrow B $1 \rightarrow$ V a c 1 で電流が流れる。このため、Z C S リアクトル L 2 に電圧が印加されて、スイッチQ 1 に流れる電流Q 1 i は V a c 1 / L 2 の傾きで増加する。

10

15

20

25

30

11

従って、スイッチQ1の電流Q1iはゼロから始まるので、スイッチQ1は ZCS動作となる。

また、2CSリアクトルL2の電流が増加すると同時に、ダイオードD1に流れる電流D1iは減少してゼロとなり、ダイオードD1はオフ状態となる。リカバリー時間の間には、ダイオードD1のリカバリーによるスパイク電流がスイッチQ1に流れるが、このスパイク電流はZCSリアクトルL2のインピーダンスにより制限される。

また、 $5b\rightarrow L 2\rightarrow Q 1\rightarrow D X 1\rightarrow C X 1\rightarrow 5b$ とコンデンサC X 1 に電流C X 1 i が流れ、コンデンサC X 1 が充電される。このとき、コンデンサC X 1 のダイオードD X 1 側が正極となるため、図 9 に示すように、コンデンサC X 1 の両端電圧 V C X 1 が負電圧になり、コンデンサC X 1 に流れる電流C X 1 i が負電流になる。

即ち、ダイオードDX1のリカバリーによるスパイク電流がZCSリアクトルL2によってコンデンサCX1に充電されるため、スパイク電流をさらに小さくすることができる。

リカバリー時間が終了して、ダイオードD1の逆方向が回復し、ZCSリアクトルL2の電流の増加率は減少する。入力電圧は、昇圧リアクトルL1の昇圧巻線 5 a の電圧が加わり、V a c $1 \rightarrow B$ $1 \rightarrow 5$ a \rightarrow L $2 \rightarrow$ Q $1 \rightarrow$ R \rightarrow B $1 \rightarrow$ V a c 1 で電流 Q 1 i が流れ、電流 Q 1 i は V a c 1 / 5 a の傾きで上昇する。

次に、時刻 t 3 において、スイッチQ 1 をオフさせると、昇圧リアクトル L 1 の昇圧巻線 5 a に蓄えられたエネルギーにより、5 a \rightarrow 5 b \rightarrow D 1 \rightarrow C 1 \rightarrow R \rightarrow B 1 \rightarrow V a c 1 \rightarrow 5 a σ 、電流 D 1 i が時刻 t 3 から時刻 t 4 まで流れる。このため、平滑コンデンサ C 1 が充電されるとともに、負荷 R L に電力が供給される。

同様に、時刻 t 3 において、ZCSJPクトルL 2に蓄えられたエネルギーによりスイッチQ 1 の電圧Q 1 Vが上昇する。また、ZCSJPクトルL 2に蓄えられたエネルギーにより、 $L2 \rightarrow D2 \rightarrow C1 \rightarrow R \rightarrow B1 \rightarrow Vac1 \rightarrow 5a \rightarrow L2$ で電流 D2iが流れる。即ち、ダイオード D2を介して ZCS JPクトルL2に蓄えられたエネルギーを負荷 RL に回生する。

10

15

20

25

 \sharp t. Vac1→B1→5a→5b→CX1→DX2→C1→R→B1→ Vac1と電流CX1iが流れて、コンデンサCX1が放電される。このと き、コンデンサCX1のダイオードDX1側が負極となるため、図9に示す ように、コンデンサCX1の両端電圧VCX1が略ゼロ電圧になり、コンデ ンサCX1に流れる電流CX1iが正電流になる。

時刻 t 3 2 において、ダイオードD 2 の電流D 2 i がゼロとなり、逆特性 が回復した後、再び、時刻t4において、スイッチQ1をオンすると、ZC S動作を継続できる。

このように、第1の実施の形態に係る力率改善回路のその他の実施例によ れば、第1の実施の形態に係る力率改善回路の効果に加えて、ダイオードリ カバリーによる損失をさらに低減することができる。

(第2の実施の形態)

図10は第2の実施の形態に係る力率改善回路を示す回路構成図である。 図10に示す第2の実施の形態に係る力率改善回路は、図3に示す第1の実 施の形態に係る力率改善回路に対して、ZCSリアクトルL2を昇圧リアク トルし1とダイオードD1との間に設けたことを特徴とする。ZCSリアク トルし2は、昇圧リアクトルし1の昇圧巻線5aと巻き上げ巻線5b間のリ ーケージインダクタで構成することもできる。

図11は、第2の実施の形態に係る力率改善回路に設けられた昇圧リアク トルし1の構造を示す構造図である。図11に示す昇圧リアクトルし1は、 中央脚30c及び側脚30a,30bを有し、且つ磁気回路が形成された日 の字状の磁性材料からなるコア(鉄心)30を有している。コア30は、フ ェライトのような高い透磁率で鉄損が少ない磁性体が用いられている。コア 30の透磁率は、例えば3000~4000である。コア30の中央脚30 c 及び側脚30a,30bの各脚には、同一の厚みのギャップ33a,33 b, 33cが設けられている。中央脚30cには昇圧巻線5aが巻回され、 片方の側脚30aには巻き上げ線5bが巻回され、他の片方の側脚30bは パスコアとして用いられる。これにより、磁束は中央脚30cで作られ双方 の側脚30a,30bに等しく分配される。このように、コア30に同一厚 みのギャップ33a,33b,33cを設けたことで、中央脚30cの断面 30

10

20

25



積を1とすると、双方の側脚30a,30bとも断面積は1/2となる。また、昇圧巻線5a,巻き上げ線5bの磁気結合が疎となるため、大きなリーケージインダクタンスが得られ、これらのリーケージインダクタンスでL2が構成できる。また、各ギャップ33a,33b,33cに、各巻線5a、5bに流れる電流に応じて透磁率が変化する磁性体を設けることができる。そのような磁性体としては、例えば、プラスチックの中にフェライト等の磁性体粉末を混合したプラスチック磁性体などを用いればよい。これによって、小型で磁気飽和しにくい昇圧リアクトルを製作することができる。

なお、図10に示すその他の構成は図3に示すものと同一構成であり、同 一部分には同一符号を付し、その詳細な説明は省略する。

図3に示す力率改善回路は、図10に示す力率改善回路と等価であり、図10に示す力率改善回路の動作と同様に動作するが、その動作を簡単に説明する。

まず、時刻 t 2 において、スイッチQ 1 をオンさせると、交流電源電圧 V i を整流した電圧により、V a c $1 \rightarrow B$ $1 \rightarrow 5$ a \rightarrow Q $1 \rightarrow R \rightarrow B$ $1 \rightarrow$ V a c 1 で電流Q 1 i が流れる。スイッチQ 1 の電流Q 1 i はゼロから始まるので、スイッチQ 1 は Z C S 動作となる。

そして、ダイオードD1に流れる電流D1iは減少してゼロとなり、ダイオードD1はオフ状態となる。リカバリー時間の間には、ダイオードD1のリカバリーによるスパイク電流がスイッチQ1に流れるが、このスパイク電流はZCSリアクトルL2のインピーダンスにより制限される。

次に、時刻t31において、スイッチQ1をオフさせると、スイッチQ1をオンした時に昇圧リアクトルL1に蓄えられたエネルギーにより昇圧リアクトルL1に流れる電流は、急激にはZCSリアクトルL2には流れない。即ち、昇圧リアクトルL1に流れる電流とZCSリアクトルL2に流れる電流との差の電流が、ダイオードD2を介して平滑コンデンサC1に電流D2iとして流れて負荷RLに電力が供給される。電流D2iは、時刻t31から時刻t32において、直線的に減少する。

また、ZCSリアクトルL2に蓄えられたエネルギーによりZCSリアク 30 トルL2に流れる電流は、ダイオードD1を介して平滑コンデンサC1に電

10

15

20

流D1iとして流れて負荷RLに電力が供給される。電流D1iは、時刻t31から時刻t32において、直線的に増加する。

そして、ZCSリアクトルL2に流れる電流が昇圧リアクトルL1に流れる電流と等しくなったとき(時刻t32)、ダイオードD2に流れる電流D2iはゼロとなる。

次に、時刻t4(時刻t2も同じ)において、スイッチQ1をオンさせると、ZCSリアクトルL2の電流は直線的に減少し、ゼロとなった時にダイオードD1はオフとなる。図6に示すように、ZCSリアクトルL2に流れる電流(電流D1iと同じ)が減少するに従って、スイッチQ1に流れる電流Q1iは増加し、昇圧リアクトルL1に流れる電流と等しくなったときに、ZCSリアクトルL2の電流がゼロとなる。従って、図6と同様にZCS動作となる。

このように第2の実施の形態に係る力率改善回路によれば、第1の実施の 形態に係る力率改善回路の効果と同様な効果が得られるとともに、昇圧リア クトルL1に直列に接続された Z C S リアクトルL2 が昇圧リアクトルL 1の昇圧巻線5 a と巻き上げ巻線5 b間のリーケージインダクタとするこ ともできるので、昇圧リアクトルL1及び Z C S リアクトルL2が一体化し て、リアクトルを製作しやすいという利点がある。

図12は、第2の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。この実施例の力率改善回路は、図10に示す力率改善回路の構成に、さらに、コンデンサCX1、ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリー(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流やスパイク電圧)を低減したことを特徴とする。

10

15

20

25

なお、その他の構成は、図10に示す第2の実施の形態に係る力率改善回路の構成と同一であるので、同一部分には同一符号を付し、説明を省略する。

次に、このように構成された第2の実施の形態に係るその他の力率改善回路の動作を説明する。

スイッチQ1がターンオンするとダイオードD1のリカバリーにより、C $1 \to D1 \to L2 \to 5$ b $\to Q1 \to C1$ の経路で電流が流れ、ダイオードD1のリカバリーが終了するとこの電流は遮断される。このとき、ZCSリアクトルL2にダイオードD1を逆バイアスする方向に電圧が発生する。この電圧により、L2 \to 5 b \to Q1 \to DX1 \to CX1 \to L2の経路で電流が流れ、コンデンサCX1に電荷を蓄える。そして、スイッチQ1がターンオフすると、Vac1 \to B1 \to L1 \to L2 \to CX1 \to DX2 \to C1 \to R \to B1 \to Vac1 の経路で電流が流れ、この電荷を負荷に還流させる。

このようにして、第2の実施の形態に係る力率改善回路のその他の実施例によれば、第2の実施の形態に係る力率改善回路の効果に加えて、ダイオードリカバリーによる損失をさらに低減することができる。

(第3の実施の形態)

図13は第3の実施の形態に係る力率改善回路を示す回路構成図である。図13に示す第3の実施の形態に係る力率改善回路は、図10に示す第2の実施の形態に係る力率改善回路に対して、スイッチQ1をオン時にZCSを行わせ、同時にスナバコンデンサC2の電荷を回収させ、スイッチQ1をオフした時にZVS(ゼロ電圧スイッチ)を行わせることにより、整流ダイオードのリカバリーによる損失を低減させ、電流の変化を緩やかにすることにより、高効率、低ノイズのスイッチング動作を行わせるものである。即ち、スイッチQ1をオフした時にダイオードD5を介してスナバコンデンサC2を充電することにより、スイッチQ1の電圧の立ち上がりを緩やかにしスイッチQ1のオフ時の損失を軽減するとともにノイズの発生も軽減する。

図13に示す力率改善回路において、スイッチQ1には並列に、ダイオードD3とスナバコンデンサC2とからなる第3直列回路が接続されている。また、スイッチQ1には並列に、ダイオードD6が接続されている。このダ

10

20

25

30

イオードD6及びスナバコンデンサC2はスイッチQ1の寄生ダイオード 及び寄生容量であってもよい。

ダイオードD3とスナバコンデンサC2との接続点とダイオードD1のアノードとの間には、ダイオードD4と昇圧リアクトルL1に巻回された回生巻線5c(巻数n3)と減流リアクトルL3と回生コンデンサC3とからなる第4直列回路が接続されている。回生コンデンサC3と減流リアクトルL3との接続点とダイオードD1のカソードと平滑コンデンサC1との接続点との間には、ダイオードD5が接続されている。

ZCSリアクトル L 2 は、昇圧リアクトル L 1 の昇圧巻線 5 a と巻き上げ 巻線 5 b 間のリーケージインダクタからなる。減流リアクトル L 3 は、昇圧 リアクトル L 1 の昇圧巻線 5 a と回線巻線 5 c 間のリーケージインダクタ からなる。

なお、図13に示すその他の構成は、図3に示す構成と同一構成であり、 同一部部分には同一符号を付し、その詳細な説明は省略する。

15 図14A,14Bは第3の実施の形態に係る力率改善回路に設けられた昇 圧リアクトルの構造図である。

図14Aに示す昇圧リアクトルし1は、口の字型のコア(鉄心)20を有し、コア20のA脚20aには、ギャップ21が1箇所形成され且つ昇圧巻線5aが巻回されている。コア20のB脚20bには、巻き上げ巻線5bと回生巻線5cとが巻回されている。昇圧巻線5aに対して、巻き上げ巻線5bと回生巻線5cとは、疎結合となるようにコア20に巻回されている。

このため、昇圧リアクトルし1の昇圧巻線5 a と巻き上げ巻線5 b 間のリーケージインダクタが大きくなるので、このリーケージインダクタを Z C S リアクトルし2に使用することができる。また、昇圧リアクトルし1の昇圧巻線5 a と回線巻線5 c 間のリーケージインダクタが大きくなるので、このリーケージインダクタを減流リアクトルし3に使用することができる。

また、大きなインダクタンスが必要な場合には、昇圧リアクトルL1の巻き上げ巻線5bと、昇圧巻線5a及び回生巻線5cとの間にパスコア20c(図14Aに示す点線部分)等の磁束バイパスルートを形成しても良い。即ち、磁束バイパスルートを巻き上げ巻線5bのみに形成すべく、パスコア2

15

20



0 c を巻き上げ巻線 5 b の近くに配置している。このようにすれば、磁束をパスコア 2 0 c にバイパスさせることにより、巻き上げ巻線 5 b を貫く磁束を減少させることができるので、さらに大きなリーケージインダクタを得ることができる。

17

5 また、ギャップ21に、各巻線5a、5bに流れる電流に応じて透磁率が変化する磁性体を設けることができる。そのような磁性体としては、例えば、プラスチックの中にフェライト等の磁性体粉末を混合したプラスチック磁性体などを用いればよい。これによって、小型で磁気飽和しにくい昇圧リアクトルを製作することができる。

また、図14Bに示す昇圧リアクトルL1は、中央脚30c及び側脚30a,30bを有し、且つ磁気回路が形成された日の字状の磁性材料からなるコア(鉄心)30を有している。コア30は、フェライトのような高い透磁率で鉄損が少ない磁性体が用いられている。コア30の透磁率は、例えば3000~4000である。コア30の中央脚30c及び側脚30a,30bには同一の厚みのギャップ33a,33b,33cが設けられている。中央脚には昇圧巻線5aが巻回され、片方の側脚30aには巻き上げ線5bが巻回され、他の片方の側脚30bには回生巻線5cが巻回されている。これにより、磁束は中央脚30cで作られ双方の側脚30a,30bに等しく分配される。このように、コア30に同一厚みのギャップ33a,33b,33cを設けたことで、中央脚30cの断面積を1とすると、双方の側脚30a,30bとも断面積は1/2となる。また、昇圧巻線5a,巻き上げ線5b及び昇圧巻線5a,回生巻線5cの磁気結合が疎となるため、大きなリーケージインダクタンスが得られ、これらのリーケージインダクタンスでL2,L3が構成できる。

25 また、各ギャップ33a,33b,33cに、各巻線5a、5b,5cに 流れる電流に応じて透磁率が変化する磁性体を設けることができる。そのよ うな磁性体としては、例えば、プラスチックの中にフェライト等の磁性体粉 末を混合したプラスチック磁性体などを用いればよい。これによって、小型 で磁気飽和しにくい昇圧リアクトルを製作することができる。

10

20

25

30

次にこのように構成された第3の実施の形態に係る力率改善回路の動作を図15乃至図17に示すタイミングチャートを参照しながら説明する。図15は第3の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。図16は第3の実施の形態に係る力率改善回路のスイッチQ1のターンオン時の各部における信号のタイミングチャートである。図17は第3の実施の形態に係る力率改善回路のスイッチQ1のターンオフ時の各部における信号のタイミングチャートである。

なお、図15乃至図17では、スイッチQ1の両端間の電圧Q1v、スイッチQ1に流れる電流Q1i、ダイオードD1に流れる電流D1i、ダイオードD2に流れる電流D2i、ダイオードD3に流れる電流D3i、ダイオードD4に流れる電流D4i、ダイオードD5に流れる電流D5i、スナバコンデンサC2の両端電圧Vc2を示している。Q1制御信号Q1gはスイッチQ1のゲートに印加される信号を示している。

まず、時刻 t 2 (t 2 1) において、スイッチQ 1 をオンさせると、交流 電源電圧 V i を整流した電圧により、V a c 1 \rightarrow B 1 \rightarrow 5 a \rightarrow Q 1 \rightarrow R \rightarrow B 1 \rightarrow V a c 1 で電流 Q 1 i が流れる。スイッチQ 1 の電流 Q 1 i はゼロから 始まるので、スイッチQ 1 は Z C S 動作となる。

このとき、同時にスナバコンデンサC2の電荷がC2→D4→5c→L3 →C3→L2→5b→Q1→C2で放出されて、電流D4iが流れる。この ため、昇圧リアクトルL1の回生巻線5c及び巻き上げ巻線5bを介して昇 圧リアクトルL1と回生コンデンサC3とにエネルギーが蓄えられる。即ち、 スナバコンデンサC2の電荷が昇圧リアクトルL1と回生コンデンサC3 とに回収される。

回生コンデンサC3の容量は、昇圧リアクトルL1の回生巻線5cの電圧がスナバコンデンサC2の電圧に加わるため、ほぼ同一の容量でスナバコンデンサC2の両端電圧Vc2をゼロまで放電することができる。このため、両端電圧Vc2は、減少していき時刻t23でゼロになる。

次に、時刻t3(t31)において、スイッチQ1をオフさせると、昇圧 リアクトルL1のエネルギーにより、時刻t32において、電流D2iがダ イオードD2を介して平滑コンデンサC1に流れて負荷RLに電力が供給

25

される。また、昇圧リアクトルL1のエネルギーにより、時刻 t 3 3 において、電流 D 1 i がダイオード D 1 を介して平滑コンデンサ C 1 に流れて負荷 R L に電力が供給される。

19

また、時刻 t 3 1 から時刻 t 3 3 において、回生コンデンサ C 3 のエネルギーにより、5 $a \rightarrow 5$ $b \rightarrow L$ $2 \rightarrow C$ $3 \rightarrow D$ $5 \rightarrow C$ $1 \rightarrow R \rightarrow B$ $1 \rightarrow V$ a c $1 \rightarrow B$ $1 \rightarrow 5$ a c 電流 D 5 i が流れて負荷 R L L に電力が供給される。

また、時刻t31から時刻t32において、昇圧リアクトルL1のエネルギーにより、ダイオードD3を介してスナバコンデンサC2が充電されるため、スナバコンデンサC2の電圧Vc2がゼロから上昇する。このため、スイッチQ1の電圧Q1vもゼロから緩やかに立ち上がるため、スイッチQ1がオフした時にZVS動作となる。従って、スイッチQ1のオフ時の損失を軽減するとともにノイズの発生も軽減できる。図17では、スイッチQ1がオフした時にZVS動作が達成されていることがわかる。

このように第3の実施の形態に係る力率改善回路によれば、スイッチQ1 をオン時にZCSを行わせ、同時にスナバコンデンサC2の電荷を回収させ、スイッチQ1をオフした時にZVSを行わせることにより、整流ダイオードのリカバリーによる損失を低減させ、電流の変化を緩やかにすることにより、高効率、低ノイズのスイッチング動作を行わせることができる。

また、スイッチQ1をオンした時に、ZCSリアクトルL2及び減流リア 20 クトルL3により、電流を制限することができるため、ピークの小さい電流 となる。

即ち、スパイク電圧RCが減少し、ダイオードの損失を軽減できる。また、 減流リアクトルL3をZCSリアクトルL2より大きくすることにより、ス イッチQ1をオンした時のダイオードD1の逆バイアス電圧(スパイク電圧RC)をさらに減少させることができる。

なお、図13に示す第3の実施の形態では、第2の実施の形態の構成に、 さらに回生巻線5c、減流リアクトルL3、回生コンデンサC3、ダイオー ドD3~D6、スナバコンデンサC2の新たな構成を追加したが、第3の実 施の形態の変形例として、第1の実施の形態の構成に、さらに回生巻線5c、 減流リアクトルL3、回生コンデンサC3、ダイオードD3~D6、スナバ コンデンサC2の新たな構成を追加しても同様な効果が得られる。

図18は、第3の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。この実施例の力率改善回路は、図13に示す第3の実施 の形態に係る力率改善回路の構成に、さらに、コンデンサCX1、ダイオー ドDX1、ダイオードDX2を追加し、ダイオードリカバリーによる損失(す なわち、ダイオードD1のリカバリー時に発生するスパイク電流やスパイク 電流)を低減したことを特徴とする。

なお、その他の構成は、図13に示す第3の実施の形態に係る力率改善回 路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略 10 する。

次に、このように構成された第3の実施の形態に係るその他の実施例の力 率改善回路の動作を説明する。

スイッチQ1がターンオンするとダイオードD1のリカバリーにより、C $1 \rightarrow D 1 \rightarrow L 2 \rightarrow 5 b \rightarrow Q 1 \rightarrow C 1 の経路で電流が流れ、ダイオード D 1 の$ リカバリーが終了するとこの電流は遮断される。このとき、ZCSリアクト ルし2にダイオードD1を逆バイアスする方向に電圧が発生する。この電圧 により、L2→5b→Q1→DX1→CX1→L2の経路で電流が流れ、コ ンデンサCX1に電荷を蓄える。そして、スイッチQ1がターンオフすると、 $Vac1 \rightarrow B1 \rightarrow L1 \rightarrow L2 \rightarrow CX1 \rightarrow DX2 \rightarrow C1 \rightarrow R \rightarrow B1 \rightarrow Vac$ 20

1の経路で電流が流れこの電荷を負荷に還流させる。

このようにして、第3の実施の形態に係る力率改善回路のその他の実施例 によれば、第3の実施の形態に係る力率改善回路の効果に加えて、ダイオー ドリカバリーによる損失をさらに低減することができる。

(第4の実施の形態) 25

15

30

図19は第4の実施の形態に係る力率改善回路を示す回路構成図である。 図19に示す第4の実施の形態に係る力率改善回路は、図13に示す第3の 実施の形態に係る力率改善回路の回生巻線5 c、減流リアクトルし3に代え て、コンデンサC4を用いた点が異なる。即ち、ダイオードD3とスナバコ ンデンサC2との接続点とダイオードD1のアノードとの間には、ダイオー

10

15

20

25

30

ドD4とコンデンサC4と回生コンデンサC3とからなる第4直列回路が接続されている。

なお、図19に示すその他の構成は、図13に示す構成と同一構成であり、 同一部部分には同一符号を付し、その詳細な説明は省略する。

このように構成された第4の実施の形態に係る力率改善回路の動作は、第3の実施の形態に係る力率改善回路の動作で説明した図15乃至図17に 示すタイミングチャートと同様なタイミングチャートで動作する。従って、 第3の実施の形態に係る力率改善回路の効果と同様な効果が得られる。

但し、コンデンサC2の放電電流の減流はZCSリアクトルL2のみで行なわれるため、スイッチQ1がオン時にピーク電流が大きくなる。

なお、図19に示す第4の実施の形態では、第2の実施の形態の構成に、 さらにコンデンサC4、回生コンデンサC3、ダイオードD3~D6、スナ バコンデンサC2の新たな構成を追加したが、第4の実施の形態の変形例と して、第1の実施の形態の構成に、さらにコンデンサC4、回生コンデンサ C3、ダイオードD3~D6、スナバコンデンサC2の新たな構成を追加し ても同様な効果が得られる。

図20は、第4の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。この実施例の力率改善回路は、図20は、図19に示す 第4の実施の形態に係る力率改善回路の構成に、さらに、コンデンサCX1、 ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリーによ る損失(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流 やスパイク電流)を低減したことを特徴とする。

なお、その他の構成は、図19に示す第4の実施の形態に係る力率改善回路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。

次に、このように構成された第4の実施の形態に係るその他の実施例の力率改善回路の動作を説明する。

スイッチQ1がターンオンするとダイオードD1のリカバリーにより、C 1 \rightarrow D1 \rightarrow L2 \rightarrow 5 b \rightarrow Q1 \rightarrow C1の経路で電流が流れ、ダイオードD1の リカバリーが終了するとこの電流は遮断される。このとき、ZCSリアクト

20

25

L 2 に D 1 を逆バイアスする方向に電圧が発生する。この電圧により、L 2 \rightarrow 5 b \rightarrow Q 1 \rightarrow D X 1 \rightarrow C X 1 \rightarrow L 2 の経路で電流が流れ、コンデンサ C X 1 に電荷を蓄える。そして、スイッチ Q 1 がターンオフすると、V a c 1 \rightarrow B 1 \rightarrow L 1 \rightarrow L 2 \rightarrow C X 1 \rightarrow D X 2 \rightarrow C 1 \rightarrow R \rightarrow B 1 \rightarrow V a c 1 の経路で電流が流れこの電荷を負荷に還流させる。

このようにして、第4の実施の形態に係る力率改善回路のその他の実施例によれば、第4の実施の形態に係る力率改善回路の効果に加えて、ダイオードリカバリーによる損失をさらに低減することができる。

(第5の実施の形態)

10 第5の実施の形態に係る力率改善回路は、第2の実施の形態に係る力率改善回路に対して制御回路10aの構成のみが異なり、交流電源電圧値に応じて主スイッチのスイッチング周波数を変化させ、交流電源電圧の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させ、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化したことを特徴とする。

(第1実施例)

第1実施例では、交流電源電圧が下限設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数(例えば20KHz)に設定し、交流電源電圧が上限設定電圧以上の場合に主スイッチのスイッチング周波数を上限周波数(例えば100KHz)に設定し、交流電源電圧が下限設定電圧から上限設定電圧までの範囲の場合に主スイッチのスイッチング周波数を下限周波数から上限周波数まで徐々に変化させることを特徴とする。

図21は第5の実施の形態に係る力率改善回路の第1実施例を示す回路構成図である。図22は第5の実施の形態に係る力率改善回路の第1実施例の交流電源電圧波形とスイッチング周波数のタイミングチャートである。図22は、交流電源電圧Viがゼロから最大値まで変化した場合に、スイッチQ1のスイッチング周波数fがゼロから例えば100KHzまで変化することを示している。

図23では、図22に示すタイミングチャートのA部(交流電源電圧Vi 30 が最大値付近)における100KHzのスイッチング波形を示している。図

10

15

20

25

30

23に示すタイミングチャートは、スイッチング周波数 f が 1 0 0 K H z であり、図 5 に示すタイミングチャートと同じである。図 2 4 では、図 2 2 に示すタイミングチャートの B 部 (交流電源電圧 V i が低い部分) における 2 0 K H z のスイッチング波形を示している。

なお、図21に示すその他の構成は、図10に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。

制御回路10aは、誤差増幅器111、乗算器112、誤差増幅器113、電圧制御発振器(VCO)115、PWMコンパレータ116を有して構成される。なお、誤差増幅器111、乗算器112、誤差増幅器113及びPWMコンパレータ116は、図10に示すものと同じであるので、それらの説明は省略する。

VCO115(本発明の周波数制御手段に対応)は、全波整流回路B1からの全波整流電圧の電圧値に応じてスイッチQ1のスイッチング周波数 f を変化させた三角波信号(本発明の周波数制御信号に対応)を生成するもので、全波整流回路B1からの全波整流電圧が増加するに従ってスイッチQ1のスイッチング周波数 f が増加する電圧周波数変換特性を有している。

図25は第5の実施の形態に係る力率改善回路の第1実施例に設けられたVCOの詳細な回路構成図である。VCO115において、全波整流回路B1の正極側出力端P1に抵抗R1が接続され、抵抗R1に直列に抵抗R2が接続されている。抵抗R1と抵抗R2との接続点にはツェナーダイオードZDのカソードが接続され、ツェナーダイオードZDのアノードは制御電源EBの正極及びヒステリシスコンパレータ115aの電源端子bに接続されている。抵抗R1と抵抗R2との接続点はヒステリシスコンパレータ115aの接地端子cは制御電源EBの負極と抵抗R2の他端に接続されている。ヒステリシスコンパレータ115aの接地端子cは制御電源EBの負極と抵抗R2の他端に接続されている。ヒステリシスコンパレータ116の一端子に接続されている。ヒステリシスコンパレータ115aは、図27に示すように、入力端子aに印加される電圧Eaが増加するに従ってスイッチQ1のスイッチング周波数fが増加する電圧周波数変換特性CVを有した三角波信号を発生する。

15

図25に示すVCO115では、図23に示す交流電源電圧Viが最大値付近(A部)に達したとき、ツェナーダイオードZDが降伏するので、入力端子aに印加される電圧Eaは、ツェナーダイオードZDの降伏電圧VZと制御電源電圧EBとの合計電圧(VZ+EB)、即ち上限設定電圧に設定される。また、交流電源電圧Viが低い部分(B部)に達したとき、制御電源EBからツェナーダイオードZDを介して抵抗R2に電流が流れるので、入力端子aに印加される電圧Eaは、制御電源電圧EB、即ち下限設定電圧に設定される。さらに、交流電源電圧Viが最大値付近と低い部分までの範囲の場合には、入力端子aに印加される電圧Eaは、合計電圧(VZ+EB)と制御電源電圧EBとの範囲で徐々に変化する。

このため、図27に示すように、交流電源電圧Viが下限設定電圧EB以下の場合にスイッチQ1のスイッチング周波数fを下限周波数f12(例えば20KHz)に設定し、交流電源電圧Viが上限設定電圧(VZ+EB)以上の場合にスイッチQ1のスイッチング周波数fを上限周波数f11(例えば100KHz)に設定し、交流電源電圧Viが下限設定電圧EBから上限設定電圧(VZ+EB)までの範囲の場合にスイッチQ1のスイッチング周波数fを下限周波数f12から上限周波数f11まで徐々に変化させるようになっている。

PWMコンパレータ116(本発明のパルス幅制御手段に対応)は、VC 0115からの三角波信号が一端子に入力され、誤差増幅器113からのフィードバック信号FBが十端子に入力され、図28に示すように、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチQ1に印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。

また、PWMコンパレータ116は、平滑コンデンサC1の出力電圧が基準電圧E1に達して、フィードバック信号FBが低下すると、フィードバック信号FBの値が三角波信号の値以上となるパルスオン幅を短くすることによって、出力電圧を所定電圧に制御する。即ち、パルス幅を制御している。

15

25

なお、VCO115からの三角波信号の電圧の最大値、最小値は、周波数により変化しない。このため、誤差増幅器113のフィードバック信号FBにより、周波数に関係なく、パルス信号のオン/オフのデューティ比が決定されるようになっている。また、スイッチング周波数fが変わることで、パルス信号のオン幅が変わっても、パルス信号のオン/オフのデューティ比は変わらない。

次に、このように構成された第5の実施の形態に係る力率改善回路の第1 実施例の動作を図22乃至図28を参照しながら説明する。ここでは、制御 回路10aの動作についてのみ説明する。

まず、誤差増幅器111は、平滑コンデンサC1の電圧と基準電圧E1との誤差を増幅して、誤差電圧信号を生成して乗算器112に出力する。乗算器112は、誤差増幅器111からの誤差電圧信号と全波整流回路B1の正極側出力端P1からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器113の+端子に出力する。

次に、誤差増幅器 1 1 3 は、電流検出抵抗 R (本発明の電流検出手段に対応)による電圧と乗算出力電圧との誤差を増幅して、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号 F B として P W M コンパレータ 1 1 6 に出力する。

一方、VCO115は、全波整流回路B1からの全波整流電圧の電圧値に 20 応じてスイッチQ1のスイッチング周波数fが変化した三角波信号を生成 する。

ここで、図26のタイミングチャートを用いて説明すると、交流電源電圧 Viが最大値付近(例えば時刻t2~t3、時刻t6~t7)に達したときには、図25に示すツェナーダイオードZDが降伏するので、入力端子aに 印加される電圧Eaは、ツェナーダイオードZDの降伏電圧VZと制御電源 電圧EBとの合計電圧(VZ+EB)、即ち上限設定電圧に設定される。このため、交流電源電圧Viが上限設定電圧(VZ+EB)以上の場合には、 VCO115により、スイッチQ1のスイッチング周波数fは、上限周波数f11(例えば100KHz)に設定される。

25

15 次に、交流電源電圧Viが最大値付近(例えば時刻t2~t3、時刻t6~t7)の場合には、PWMコンパレータ116は、図28に示すように、フィードバック信号FBの値が上限周波数f11を持つ三角波信号の値以上のときにオンで、フィードバック信号FBの値が上限周波数f11を持つ三角波信号の値未満のときにオフとなる上限周波数f11を持つパルス信号を生成し、該パルス信号をスイッチQ1に印加する。

一方、交流電源電圧 V i が低い部分(例えば時刻 t $0 \sim t$ 1 、時刻 t $4 \sim t$ 5)の場合には、PWM コンパレータ 1 1 6 は、図 2 8 に示すように、フィードバック信号 F B の値が下限周波数 f 1 2 を持つ三角波信号の値以上のときにオンで、フィードバック信号 F B の値が下限周波数 f 1 2 を持つ三角波信号の値未満のときにオフとなる下限周波数 f 1 2 を持つパルス信号を生成し、該パルス信号をスイッチ Q 1 に印加する。

また、交流電源電圧Viが最大値付近と低い部分までの範囲(例えば時刻 t1~t2、時刻 t3~t4、時刻 t5~t6)の場合には、PWMコンパレータ 116は、T限周波数 f12から上限周波数 f11までの範囲で徐々

10

15

20

25

30

27

に変化する周波数を持つパルス信号を生成し、該パルス信号をスイッチQ1 に印加する。

このように、第1実施例によれば、第2の実施の形態に係る力率改善回路の効果が得られるとともに、交流電源電圧Viに応じてスイッチQ1のスイッチング周波数fを変化させ、交流電源電圧Viの低い部分でのスイッチング周波数fを低下させることで、図24に示すように、スイッチQ1のオン時間も長くなり、電流も増加し負荷RLに電力を供給できる。また、スイッチング回数が減少するため、スイッチング損失も低減できる。

特に、スイッチQ1のスイッチング周波数fとして例えば100kHzを上限周波数とし、人間の聞こえない周波数、例えば20kHzを下限周波数とし、他の部分を交流電源電圧Viにスイッチング周波数fを比例させたので、スイッチング損失を低減でき、また、可聴周波数以下となり、不快な騒音を発生することもない。

また、磁束は電流に比例するため、交流電源電圧 Viの最大値の時(電流 も最大)に最大周波数とし、他の部分は交流電源電圧 Viに比例させて周波 数を変化させても、昇圧リアクトル L1の磁束は最大値を上回ることはなく、 昇圧リアクトル L1は大型化せず、スイッチング損失を低減できる。

また、スイッチQ1のスイッチング周波数 f が下限周波数から上限周波数までの範囲に亙るので、発生するノイズも周波数に対して分散するから、ノイズを低減できる。このため、小型、高効率、低ノイズ化できる力率改善回路を提供できる。

(第2実施例)

図29は第5の実施の形態に係る力率改善回路の第2実施例の交流電源 電圧波形とVCOにより変化するスイッチング周波数のタイミングチャー トである。

図26に示す第1実施例では、交流電源電圧Viが低い部分に達したときに、VCO115により、スイッチQ1のスイッチング周波数fを下限周波数f12(例えば20KHz)に設定したが、図29に示す第2実施例では、交流電源電圧Viが低い部分の場合で、下限周波数f12未満では、VCO115により、主スイッチQ1の動作を停止させたことを特徴とする。この

停止部分では、入力電流も少ないため、交流電源電流波形の歪みも最低限に 抑えられる。

(第3実施例)

5

10

15

20

第3実施例では、交流電源電圧が設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数(例えば20KHz)に設定し、交流電源電圧が設定電圧を超えた場合に主スイッチのスイッチング周波数を上限周波数(例えば100KHz)に設定したことを特徴とする。

図30は第5の実施の形態に係る力率改善回路の第3実施例のVCOの詳細な回路構成図である。図30に示すVCO115Aにおいて、全波整流回路B1の正極側出力端P1に抵抗R1が接続され、抵抗R1に直列に抵抗R2が接続されている。コンパレータ115bは、抵抗R1と抵抗R2との接続点の電圧を+端子に入力し、基準電圧Er1を一端子に入力し、抵抗R1と抵抗R2との接続点の電圧が基準電圧Er1よりも大きいときHレベルをトランジスタTR1のベースに出力する。この場合、基準電圧Er1を前記設定電圧に設定する。

トランジスタTR1のエミッタは接地され、トランジスタTR1のコレクタは、抵抗R3を介してトランジスタTR2のベースと抵抗R4の一端と抵抗R5の一端とに接続されている。抵抗R4の他端は電源VBに接続され、抵抗R5の他端は接地されている。トランジスタTR2のエミッタは抵抗R6を介して電源VBに接続され、トランジスタTR2のコレクタはコンデンサCを介して接地されている。

コンパレータ115cにヒステリシスを持たせるために、+端子と出力端子との間には、抵抗R9を接続し、+端子は、抵抗R8を介して接地されるとともに、抵抗R10を介して電源VBに接続されている。

25 コンパレータ115cは、コンデンサCの電圧を一端子に入力している。また、コンデンサCの放電に、出力端子からダイオードD及び抵抗R7の直列回路が一端子に接続されている。図31に示すように、交流電源電圧Viが設定電圧以下の場合にスイッチQ1のスイッチング周波数fを下限周波数f12に設定した三角波信号を生成し、交流電源電圧Viが設定電圧を超

10

15

20

25

30

えた場合にスイッチQ1のスイッチング周波数 f を上限周波数 f 1 1 に設定した三角波信号を生成する。

次に、このように構成された第5の実施の形態に係る力率改善回路の第3 実施例の動作を図30及び図31を参照しながら説明する。ここでは、VC O115Aの動作についてのみ説明する。

まず、VCO115Aは、全波整流回路B1からの全波整流電圧の電圧値に応じてスイッチQ1のスイッチング周波数fが変化した三角波信号を生成する。

ここで、図31のタイミングチャートを用いて説明すると、交流電源電圧 Viが設定電圧を超えた場合(例えば時刻t2~t3、時刻t5~t6)、コンパレータ115bからのHレベルによりトランジスタTR1がオンする。このため、電源VBから抵抗R4及びトランジスタTR2のベースを介して抵抗R3に電流が流れるため、トランジスタTR2のコレクタ電流が増大する。すると、トランジスタTR2のコレクタに流れる電流によりコンデンサCが短時間で充電される。即ち、コンデンサCの電圧Ecが上昇して、この電圧Ecがコンパレータ115cに入力されるため、コンパレータ115cは、スイッチQ1のスイッチング周波数fを上限周波数f11(例えば100KHz)に設定した三角波信号を生成する。

次に、交流電源電圧Viが設定電圧を超えた場合(例えば時刻 t2 \sim t3、時刻 t5 \sim t6)、PWMコンパレータ116は、フィードバック信号 FBの値が上限周波数 f11を持つ三角波信号の値以上のときにオンで、フィードバック信号 FBの値が上限周波数 f11を持つ三角波信号の値未満のと

10

15

30

きにオフとなる上限周波数 f 1 1 を持つパルス信号を生成し、パルス信号をスイッチQ 1 に印加する。

一方、交流電源電圧Viが設定電圧以下の場合(例えば時刻 t $0 \sim t$ 2 、時刻 t $3 \sim t$ 5)、PWM コンパレータ 1 1 6 は、フィードバック信号 F B の値が下限周波数 f 1 2 を持つ三角波信号の値以上のときにオンで、フィードバック信号 F B の値が下限周波数 f 1 2 を持つ三角波信号の値未満のときにオフとなる下限周波数 f 1 2 を持つパルス信号を生成し、パルス信号をスイッチQ 1 に印加する。

このように第3実施例によれば、交流電源電圧が設定電圧以下の場合にスイッチQ1のスイッチング周波数を下限周波数に設定し、交流電源電圧が設定電圧を超えた場合にスイッチQ1のスイッチング周波数を上限周波数に設定しても、第1実施例の効果とほぼ同等な効果が得られる。

なお、第5の実施の形態では、第2の実施の形態の制御回路10を制御回路10aに変更した力率改善回路であるが、本発明は、第5の実施の形態の第1変形例として、第1の実施の形態の制御回路10を制御回路10aに変更した力率改善回路にも適用できる。また、本発明は、第5の実施の形態の第2変形例として、第3の実施の形態の制御回路10を制御回路10aに変更した力率改善回路にも適用できる。

(その他の実施例)

20 図32は、第5の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。この実施例の力率改善回路は、図32は、図21に示す 第5の実施の形態に係る力率改善回路の構成に、さらに、コンデンサCX1、 ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリーによ る損失(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流 やスパイク電流)を低減したことを特徴とする。

なお、その他の構成は、図21に示す第5の実施の形態に係る力率改善回路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。

次に、このように構成された第5の実施の形態に係るその他の実施例の力 率改善回路の動作を説明する。 スイッチQ1がターンオンするとダイオードD1のリカバリーにより、C $1 \rightarrow D1 \rightarrow L2 \rightarrow 5$ b \rightarrow Q1 \rightarrow C1の経路で電流が流れ、ダイオードD1のリカバリーが終了するとこの電流は遮断される。このとき、ZCSリアクトL2にD1を逆バイアスする方向に電圧が発生する。この電圧により、L2 \rightarrow 5 b \rightarrow Q1 \rightarrow DX1 \rightarrow CX1 \rightarrow L2の経路で電流が流れ、コンデンサCX1に電荷を蓄える。そして、スイッチQ1がターンオフすると、Vac1 \rightarrow B1 \rightarrow L1 \rightarrow L2 \rightarrow CX1 \rightarrow DX2 \rightarrow C1 \rightarrow R \rightarrow B1 \rightarrow Vac1 の経路で電流が流れこの電荷を負荷に還流させる。

このようにして、第5の実施の形態に係る力率改善回路のその他の実施例によれば、第5の実施の形態に係る力率改善回路の効果に加えて、ダイオードリカバリーによる損失をさらに低減することができる。

(第6の実施の形態)

10

15

20

25

次に第6の実施の形態に係る力率改善回路を説明する。第1乃至第5の実施の形態に係る力率改善回路では、主スイッチとして、ノーマリオフタイプのMOS FET等を用いた。このノーマリオフタイプのスイッチは、電源がオフ時にオフ状態となるスイッチである。

一方、SIT (static induction transistor、静電誘導トランジスタ) 等のノーマリオンタイプのスイッチは、電源がオフ時にオン状態となるスイッチである。このノーマリオンタイプのスイッチは、スイッチングスピードが速く、オン抵抗も低くスイッチング電源等の電力変換装置に使用した場合、理想的な素子であり、スイッチング損失を減少させ高効率が期待できる。

しかし、ノーマリオンタイプのスイッチング素子にあっては、電源をオンすると、スイッチがオン状態であるため、スイッチが短絡する。このため、ノーマリオンタイプのスイッチを起動できず、特殊な用途以外には使用できない。

そこで、第6の実施の形態に係る力率改善回路は、第2の実施の形態に係る力率改善回路の構成を有すると共に、スイッチQ1にノーマリオンタイプのスイッチを使用するために、交流電源オン時に、コンデンサの突入電流を 軽減する目的で挿入されている突入電流制限抵抗の電圧降下による電圧を、

10

15

20

25

30

ノーマリオンタイプのスイッチの逆バイアス電圧に使用し、電源オン時の問 題をなくす構成を追加したことを特徴とする。

図33は第6の実施の形態に係る力率改善回路を示す回路構成図である。 図33に示す力率改善回路は、図10に示す第2の実施の形態に係る力率改 善回路の構成を有すると共に、交流電源Vac1から入力される交流電源電 圧を全波整流回路B1で整流して、得られた電圧を別の直流電圧に変換して 出力するもので、全波整流回路B1の負極側出力端P2と電流検出抵抗Rと の間には、突入電流制限抵抗R1が接続されている。

全波整流回路B1の正極側出力端P1には、昇圧リアクトルL1の昇圧巻線5aを介してS1T等のノーマリオンタイプのスイッチQ1nが接続され、スイッチQ1nは、制御回路11のPWM制御によりオン/オフする。また、突入電流制限抵抗R1の両端にはスイッチS1が接続されている。このスイッチS1は、例えばノーマリオフタイプのMOSFET,BJT(バイポーラ接合トランジスタ)等の半導体スイッチであり、制御回路11からの短絡信号によりオン制御される。

突入電流制限抵抗R1の両端には、コンデンサC6と抵抗R2とダイオードD5とからなる起動電源部12が接続されている。この起動電源部12は、突入電流制限抵抗R1の両端に発生する電圧を取り出し、コンデンサC6の両端電圧をスイッチQ1nのゲートへの逆バイアス電圧として使用するために、制御回路11に出力する。また、平滑コンデンサC1に充電された充電電圧を制御回路11に供給する。

制御回路11は、交流電源Vac1をオンしたときに、コンデンサC6から供給された電圧により起動し、制御信号として端子bからスイッチQ1nのゲートに逆バイアス電圧を出力し、スイッチQ1nをオフさせる。この制御信号は、例えば、-15 Vと0 Vと0 Vとのパルス信号からなり、-15 Vの電圧によりスイッチQ1nがオンし、0 Vの電圧によりスイッチQ1nがオンする。

制御回路11は、平滑コンデンサC1の充電が完了した後、端子bから制御信号として0Vと-15Vとのパルス信号をスイッチQ1nのゲートに出力し、スイッチQ1nをスイッチング動作させる。制御回路11は、スイ

15

20

25

30

33

ッチQ1nをスイッチング動作させた後、所定時間経過後にスイッチS1の ゲートに短絡信号を出力し、スイッチS1をオンさせる。

また、昇圧リアクトルL1に設けられた補助巻線5dの一端は、スイッチQ1nの一端とコンデンサC7の一端と制御回路11とに接続され、補助巻線5dの他端は、ダイオードD7のカソードに接続され、ダイオードD7のアノードはコンデンサC7の他端及び制御回路11の端子cに接続されている。補助巻線5dとダイオードD7とコンデンサC7とは通常動作電源部13を構成し、この通常動作電源部13は、補助巻線5dで発生した電圧をダイオードD7及びコンデンサC7を介して制御回路11に供給する。

なお、制御回路11は、第2の実施の形態の制御回路10の機能も有している。ここでは、図面の複雑化を避けるために、制御回路10を構成している、誤差増幅器111、乗算器112、誤差増幅器113、OSC114、PWMコンパレータ116を省略した。

次にこのように構成された第6の実施の形態に係る力率改善回路の動作 を図33万至図35を参照しながら説明する。

なお、図35において、Vac1は、交流電源Vac1の交流電源電圧を示し、入力電流は、交流電源Vac1に流れる電流を示し、R1電圧は、突入電流制限抵抗R1に発生する電圧を示し、C1電圧は、平滑コンデンサC1の電圧を示し、C6電圧は、コンデンサC6の電圧を示し、制御信号は、制御回路11の端子bからスイッチQ1nのゲートへ出力される信号を示す。

まず、時刻 t 0 において、交流電源 V a c 1 を印加 (オン) すると、交流電源 V a c 1 の交流電源電圧は全波整流回路 B 1 で全波整流される。このとき、ノーマリオンタイプのスイッチ Q 1 n は、オン状態であり、スイッチ S 1 は、オフ状態である。このため、全波整流回路 B 1 からの電圧は、平滑コンデンサ C 1 を介して突入電流制限抵抗 R 1 に印加される(図34中の①)。この突入電流制限抵抗 R 1 に発生した電圧は、ダイオード D 5、抵抗 R 2を介してコンデンサ C 6 に蓄えられる(図34中の②)。ここで、コンデンサ C 6 の端子 f 側が例えば零電位となり、コンデンサ C 6 の端子 g 側が例えば負電位となる。このため、コンデンサ C 6 の電圧は、図34に示すように、

20

25

30

34

負電圧 (逆バイアス電圧) となる。このコンデンサ C 6 の負電圧が端子 a を介して制御回路 1 1 に供給される。

そして、コンデンサC6の電圧が、スイッチQ1 nのスレッシホールド電 圧THLになった時点(図35の時刻t1)で、制御回路11は、端子bから-15 Vの制御信号をスイッチQ1 nのゲートに出力する(図34中の ③)。このため、スイッチQ1 nは、オフ状態となる。

すると、全波整流回路 B 1 からの電圧により、平滑コンデンサ C 1 は、充電されて(図 3 4 中の④)、平滑コンデンサ C 1 の電圧が上昇していき、平滑コンデンサ C 1 の充電が完了する。

10 次に、時刻 t 2 において、制御回路 1 1 は、スイッチング動作を開始させる。

始めに、端子 b から 0 V の制御信号をスイッチQ 1 n のゲートに出力する (図 3 4 中の⑤)。このため、スイッチQ 1 n は、オン状態となるため、全 波整流回路 B 1 の正極側出力端 P 1 から昇圧リアクトル L 1 の昇圧巻線 5 a を介してスイッチQ 1 n に電流が流れて(図 3 4 中の⑥)、昇圧リアクトル L 1 にエネルギーが蓄えられる。

また、昇圧リアクトルL1と電磁結合している補助巻線5dにも電圧が発生し、発生した電圧は、ダイオードD7及びコンデンサC7を介して制御回路11に供給される(図34中の⑦)。このため、制御回路11が動作を継続することができるので、スイッチQ1nのスイッチング動作を継続して行うことができる。

次に、時刻t3において、端子bから-15Vの制御信号をスイッチQ1nのゲートに出力する。このため、時刻t3にスイッチQ1nがオフして、電流D2iがダイオードD2を介して平滑コンデンサC1に流れて負荷RLに電力が供給される。また、ZCSリアクトルL2に蓄えられたエネルギーにより電流D1iがダイオードD1を介して平滑コンデンサC1に流れて負荷RLに電力が供給される。

また、時刻 t 3 に制御回路 1 1 から短絡信号をスイッチ S 1 に出力すると、スイッチ S 1 がオンして(図 3 4 中の®)、突入電流制限抵抗 R 1 の両端が 短絡される。このため、突入電流制限抵抗 R 1 の損失を減ずることができる。

10

15

このように第6の実施の形態に係る力率改善回路によれば、第2の実施の 形態の効果が得られるとともに、制御回路11は、交流電源Vac1がオン されたときに突入電流制限抵抗R1に発生した電圧によりスイッチQ1n をオフさせ、平滑コンデンサC1が充電された後、スイッチQ1nをオン/ オフさせるスイッチング動作を開始させるので、電源オン時における問題も なくなる。従って、ノーマリオンタイプの半導体スイッチが使用可能となり、 損失の少ない、即ち、高効率な力率改善回路を提供することができる。

なお、第6の実施の形態は、第2の実施の形態の構成に図33に示すようなノーマリオン回路を追加したが、例えば、本発明は、第1の実施の形態の構成に図31に示すようなノーマリオン回路を追加してもよく、また、第3の実施の形態又は第4の実施の形態又は第5の実施の形態の構成に図33に示すようなノーマリオン回路を追加してもよい。

20 図36は、第6の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。この実施例の力率改善回路は、図36は、図33に示す 第6の実施の形態に係る力率改善回路の構成に、さらに、コンデンサCX1、 ダイオードDX1、ダイオードDX2を追加し、ダイオードリカバリーによ る損失(すなわち、ダイオードD1のリカバリー時に発生するスパイク電流 やスパイク電流)を低減したことを特徴とする。

なお、その他の構成は、図33に示す第6の実施の形態に係る力率改善回路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。

次に、このように構成された第6の実施の形態に係るその他の実施例の力 30 率改善回路の動作を説明する。 スイッチQ1 n がターンオンするとダイオードD1のリカバリーにより、 $C1 \rightarrow D1 \rightarrow L2 \rightarrow 5$ b \rightarrow Q1 n \rightarrow C1の経路で電流が流れ、ダイオードD1のリカバリーが終了するとこの電流は遮断される。このとき、ZCS リアクトL2にD1を逆バイアスする方向に電圧が発生する。この電圧により、 $L2 \rightarrow 5$ b \rightarrow Q1 n \rightarrow D X 1 \rightarrow C X 1 \rightarrow L2 の経路で電流が流れ、コンデンサC X1に電荷を蓄える。そして、スイッチQ1 n がターンオフすると、V a c1 \rightarrow B1 \rightarrow L1 \rightarrow L2 \rightarrow C X1 \rightarrow D X2 \rightarrow C1 \rightarrow R \rightarrow B1 \rightarrow V a c1の経路で電流が流れこの電荷を負荷に還流させる。

このようにして、第6の実施の形態に係る力率改善回路のその他の実施例 10 によれば、第6の実施の形態に係る力率改善回路の効果に加えて、ダイオー ドリカバリーによる損失をさらに低減することができる。

産業上の利用可能性

以上説明したように、本発明によれば、スイッチがオン時にZCS動作と なり、スイッチング損失が低減し、効率が向上する。また、スイッチがオン 時にZCS動作となり、スイッチがオフ時にZVS動作となり、さらに、スイッチング損失が低減し、効率が向上する。また、スイッチングノイズも低減し、フィルタを小型化でき、小型、低ノイズ、高効率な昇圧型の力率改善 回路を提供することができる。

5

20

25



37

請求の範囲

1. 交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン/オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、

前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧 リアクトルに巻回された昇圧巻線及び巻き上げ巻線と第1ダイオードと平 滑コンデンサとからなる第1直列回路と、

前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧 10 リアクトルの昇圧巻線とゼロ電流スイッチリアクトルと前記主スイッチと からなる第2直列回路と、

前記主スイッチと前記ゼロ電流スイッチリアクトルとの接続点と前記平 滑コンデンサとの間に接続された第2ダイオードと、

前記主スイッチをオン/オフ制御することにより前記平滑コンデンサの 15 出力電圧を所定電圧に制御する制御手段と、

を有することを特徴とする力率改善回路。

2. 交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン/オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、

前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧 リアクトルに巻回された昇圧巻線及び巻き上げ巻線とゼロ電流スイッチリ アクトルと第1ダイオードと平滑コンデンサとからなる第1直列回路と、

前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧 リアクトルの昇圧巻線と前記主スイッチとからなる第2直列回路と、

前記昇圧リアクトルの昇圧巻線と巻き上げ巻線との接続点及び前記主ス イッチと前記平滑コンデンサとの間に接続された第2ダイオードと、

前記主スイッチをオン/オフ制御することにより前記平滑コンデンサの 出力電圧を所定電圧に制御する制御手段と、

30 を有することを特徴とする力率改善回路。

10

25

30

3. 前記主スイッチに並列に接続され、第3ダイオードとスナバコンデンサとからなる第3直列回路と、

前記第3ダイオードと前記スナバコンデンサとの接続点と前記第1ダイオードの一端との間に接続され、第4ダイオードと前記昇圧リアクトルに巻回された回生巻線と減流リアクトルと回生コンデンサとからなる第4直列回路と、

前記回生コンデンサと前記減流リアクトルとの接続点と前記第1ダイオードの他端と前記平滑コンデンサとの接続点との間に接続された第5ダイオードと、

をさらに有することを特徴とする請求項1又は請求項2記載の力率改善回路。

- 4. 前記ゼロ電流スイッチリアクトル及び前記減流リアクトルは、前記昇 15 圧リアクトルの巻線間のリーケージインダクタからなることを特徴とする 請求項2又は請求項3記載の力率改善回路。
- 5. 前記昇圧リアクトルは、前記昇圧巻線に対して、前記巻き上げ巻線及び前記回生巻線が疎結合となるようにコアに巻回されてなることを特徴と 20 する請求項4記載の力率改善回路。
 - 6. 前記昇圧リアクトルは、前記巻き上げ巻線と前記昇圧巻線及び前記回 生巻線との間に磁束のバイパスルートを設けてなることを特徴とする請求 項4又は請求項5記載の力率改善回路。

7. 前記主スイッチに並列に接続され、第3ダイオードとスナバコンデンサとからなる第3直列回路と、

前記第3ダイオードと前記スナバコンデンサとの接続点と前記第1ダイオードの一端との間に接続され、第4ダイオードとコンデンサと回生コンデンサとからなる第4直列回路と、

前記回生コンデンサと前記コンデンサとの接続点と前記第1ダイオードの他端と前記平滑コンデンサとの接続点との間に接続された第5ダイオードと、

をさらに有することを特徴とする請求項1又は請求項2記載の力率改善 5 回路。

- 8. 前記制御手段は、前記主スイッチのターンオン時にゼロ電流スイッチさせ、前記主スイッチのターンオフ時にゼロ電圧スイッチさせることを特徴とする請求項3乃至請求項7のいずれか1項記載の力率改善回路。
- 9. 前記制御手段は、前記主スイッチのスイッチング周波数を前記交流電源の交流電源電圧値に応じて制御することを特徴とする請求項1乃至請求項8のいずれか1項記載の力率改善回路。
- 15 10. 前記制御手段は、

10

30

前記出力電圧と基準電圧との誤差を増幅して第1誤差電圧信号を生成する第1誤差電圧生成手段と、

この第1誤差電圧生成手段の第1誤差電圧信号と前記整流回路の整流電 圧とを乗算して乗算出力電圧を生成する乗算出力電圧生成手段と、

20 前記整流回路に流れる入力電流を検出する電流検出手段と、

この電流検出手段で検出された入力電流に応じた電圧と前記乗算出力電 圧生成手段の乗算出力電圧との誤差を増幅して第2誤差電圧信号を生成す る第2誤差電圧生成手段と、

前記整流回路の整流電圧値に応じて前記主スイッチのスイッチング周波 25 数を変化させた周波数制御信号を生成する周波数制御手段と、

前記第2誤差電圧生成手段の第2誤差電圧信号に基づきパルス幅を制御 し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記 主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス 信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパル ス幅制御手段と、

20

40

を有することを特徴とする請求項9記載の力率改善回路。

- 11. 前記制御手段は、前記交流電源電圧が下限設定電圧以下の場合に前記スイッチング周波数を下限周波数に設定し、前記交流電源電圧が上限設定電圧以上の場合に前記スイッチング周波数を上限周波数に設定し、前記交流電源電圧が前記下限設定電圧から前記上限設定電圧までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする請求項9又は請求項1つ記載の力率改善回路。
- 10 12. 前記制御手段は、前記交流電源電圧が前記下限設定電圧未満の場合 には前記主スイッチのスイッチング動作を停止させることを特徴とする請 求項11記載の力率改善回路。
- 13. 前記整流回路と前記平滑コンデンサとの間に接続され、前記交流電 15 源がオンされたときに前記平滑コンデンサの突入電流を軽減する突入電流 制限抵抗を有し、

前記主スイッチは、ノーマリオンタイプのスイッチからなり、

前記制御手段は、前記交流電源がオンされたときに前記突入電流制限抵抗 に発生した電圧により前記主スイッチをオフさせ、前記平滑コンデンサが充 電された後、前記主スイッチをオン/オフさせるスイッチング動作を開始さ せることを特徴とする請求項1乃至請求項12のいずれか1項記載の力率 改善回路。

- 14. 前記昇圧リアクトルは、補助巻線をさらに備え、該補助巻線に発生 25 する電圧を前記制御手段に供給する通常動作電源部を有することを特徴と する請求項13記載の力率改善回路。
 - 15. 前記突入電流制限抵抗に並列に接続された半導体スイッチを有し、

前記制御手段は、前記主スイッチのスイッチング動作を開始させた後、前記半導体スイッチをオンさせることを特徴とする請求項13又は請求項1 4記載の力率改善回路。

5 16. 前記昇圧リアクトルの巻き上げ線と前記第1ダイオードとの接続点 と前記平滑コンデンサとの間に接続された第1コンデンサと第6ダイオー ドとからなる第5直列回路と、

前記第1コンデンサと前記第6ダイオードとの接続点と前記平滑コンデンサとの間に接続された第7ダイオードと、

- 10 をさらに有することを特徴とする請求項1記載の力率改善回路。
 - 17. 前記ゼロ電流スイッチリアクトルと前記第1ダイオードとの接続点と前記平滑コンデンサとの間に接続された第1コンデンサと第6ダイオードとからなる第5直列回路と、
- 15 前記第1コンデンサと前記第6ダイオードとの接続点と前記平滑コンデンサとの間に接続された第7ダイオードと、

をさらに有することを特徴とする請求項2記載の力率改善回路。

- 18. 前記昇圧リアクトルは、磁気回路が形成された第1脚乃至第3脚か 30 らなるコアを有し、前記第1脚に前記昇圧巻線が巻回され、前記第2脚に前 記巻き上げ巻線が巻回され、前記第3脚はパスコアとして用いられることを 特徴とする請求項1又は請求項2記載の力率改善回路。
- 19. 前記昇圧リアクトルは、磁気回路が形成された第1脚乃至第3脚か らなるコアを有し、前記第1脚に前記昇圧巻線が巻回され、前記第2脚に前 記巻き上げ巻線が巻回され、前記第3脚に前記回生巻線が巻回されてなるこ とを特徴とする請求項3記載の力率改善回路。
- 20. 前記コアの各々の脚は、同一厚みのギャップを有することを特徴と 30 する請求項18又は請求項19記載の力率改善回路。

- 21. 前記コアに形成された各ギャップには、各巻線に流れる電流に応じて透磁率が変化する磁性体が設けられることを特徴とする請求項20記載の力率改善回路。
- 22. 前記コアに形成された各ギャップには、各巻線に流れる電流に応じて透磁率が変化する磁性体とエアーギャップとが設けられることを特徴とする請求項20記載の力率改善回路。

FIG. 1





FIG. 2



2/27




FIG. 4




FIG. 5




FIG. 6





FIG. 7



5/27





FIG. 9



7/27






FIG. 11



9/27



10/27




FIG. 14A




FIG. 14B




FIG. 15




FIG. 16







FIG. 17



14/27



15/27



16/27




FIG. 21




FIG. 22




FIG. 23




FIG. 24




FIG. 25





FIG. 26



20/27





FIG. 28



21/27

FIG. 29




FIG. 30




FIG. 31






FIG. 32



;)

24/27



25/27








FIG. 35



27/27



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/004515

A. CLASSIFIC Int.Cl7	ATION OF SUBJECT MATTER H02M3/155				
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H02M3/00-3/44, 7/00-7/40					
Jitsuyo Kokai Ji	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)				
Electronic data b	ase consulted during the international search (name of d	ana vase ana, where praemeante, search t			
C. DOCUMEN	VTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app		Relevant to claim No.		
X . A	WO 00/03473 A2 (BEN-YAAKOV, Shmuel), 20 January, 2000 (20.01.00), Page 15, lines 12 to 19; page 16, line 13 to page 17, line 12; Figs. 12, 16 & EP 1097505 B1 & US 2001/24374 A1 & JP 2002-520991 A & DE 69904480 T & AT 229706 T & IL 125328 D JP 2000-37072 A (Toshiba Corp., Toshiba A.V.E. Kabushiki Kaisha), 02 February, 2000 (02.02.00), Full text; Figs. 1 to 5 (Family: none)		2,4,8,9 1,3,5-7, 10-22		
X Further do	ocuments are listed in the continuation of Box C.	See patent family annex.			
Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is		"T" later document published after the in date and not in conflict with the applitude principle or theory underlying the "X" document of particular relevance; the considered novel or cannot be constep when the document is taken alon document of particular relevance; the considered to involve an inventive	ing the invention ce; the claimed invention cannot be the considered to involve an inventive the claimed invention cannot be		
	ng address of the ISA/ se Patent Office	Authorized officer			
Facsimile No.		Telephone No.			

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/004515

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT Category* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No.				
Category*	EP 0351144 A1 (ASTEC INTERNATIONAL LTD.), 17 January, 1990 (17.01.90), Page 3, lines 25 to 43; Fig. 3 & US 4977493 A & GB 8816774 A & DE 68904488 D & AT 84925 T	1-22		

国際調査報告

国際出願番号 PCT/JP2004/004515

A. 発明の	属する分野の分類(国際特許分類(IPC))				
In	t. Cl' H02M 3/155				
B. 調査を行った分野					
	最小限資料(国際特許分類(IPC))				
_		24.4	*		
l n	t. C1' H02M 3/00-3/7/00-7/				
最小限資料以外	最小限資料以外の資料で調査を行った分野に含まれるもの				
日本	国実用新案公報	9 4年 0 4年			
日本	国登録実用新案公報 1994-200	0 4年	j		
日本	国実用新案登録公報 1996-200	0.4年 ————————————————————————————————————			
国際調査で使	用した電子データベース(データベースの名称、	調査に使用した用語)			
		•			
	ると認められる文献		日本ナイ		
引用文献の	引用文献名 及び一部の箇所が関連すると	・きけ、その関連する箇所の表示	・ 関連する 請求の範囲の番号		
2729-4	打用人配名 及び 即び固川の 民足すると	CINCOLD BINDING			
	WO 00/03473 A 2 (BEN-YAAKO	V Sharal)	2, 4, 8, 9		
X A	20.01.2000,第15頁第12行		1, 3, 5-7, 10-22		
A	第16頁第13行一第17頁第12行, 図				
	& EP 1097505 B1 & U				
	& JP 2002-520991 A				
1	& AT 229706 T & IL		.]		
1	•	·			
1.					
- Im - 6th	3. 3 3. mlasteb 2017/13/6 de 3a mers 5 77	── パテントファミリーに関する別	紅ケ会照		
X C欄の親	きにも文献が列挙されている。		が、一般では、		
* 引用文献	のカテゴリー	の日の後に公表された文献	(.) .)		
	連のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表 出願と矛盾するものではなく、			
もの 「E」国際出	願日前の出願または特許であるが、国際出願日	の理解のために引用するもの	元小107次在人16在脚		
以後に公表されたもの 「X」特に関連のある文献であって、当時					
「L」優先権	「L」優先権主張に疑義を提起する文献又は他の文献の発行の新規性又は進歩性がないと考えられるもの				
日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せ			自明である組合せに		
「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの					
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献					
国際調査を完了した日 国際調査報告の発送日 06 7 2004					
国際調査を完了した日 17.06.2004 国際調査報告の発送日 06.7.2004					
国際調本機能	の名称及びあて失	特許庁審査官(権限のある職員)	3 V 2 9 1 7		
国際調査機関の名称及びあて先					
郵便番号100-8915			rhót coso		
東京	都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 3356 _.		

国際調査報告

国際出願番号 PCT/JP2004/004515

C(続き)	関連すると認められる文献	
引用文献の		関連する
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
A	JP 2000-37072 A (株式会社東芝, 東芝エー・ブイ・イー株式会社) 02.02.2000,全文,図1-5(ファミリーなし)	1-22
A	EP 0351144 A1 (ASTEC INTERNATIONAL LIMITED) 17. 01. 1990, 第3頁第25行-第43行, 図3 & US 4977493 A & GB 8816774 A & DE 68904488 D & AT 84925 T	1-22
·		